1/1 PLUSPAT · (C) QUESTEL-ORBIT image

- PN JP7253996 A 19951003 [JP07253996]
- TI (A) DATA COLLECTING DEVICE
- PA · (A) YOKOGAWA ELECTRIC CORP
- PAO (A) YOKOGAWA ELECTRIC CORP
- IN (A) MORI SADAO; MURATA AKIKO
- AP JP4349994 19940315 [***1994JP-0043499***]
- PR JP4349994 19940315 [1994JP-0043499]
- STG (A) Doc. Laid open to publ. Inspec.
- AB PURPOSE: To provide the data collection device which measures even a signal having a relatively high-speed component without restrictions on the frequency band due to the scan period of a main CPU in one device.
 - CONSTITUTION: At least one scanner block 1 which selectively takes analog input signals of plural channels into an A/D converter through a scanner and converts them to digital signals and at least one A/D conversion block 10 which continuously converts a specific analog input signal to a digital signal are provided, and measured data is periodically taken in from these blocks 1 and 10.
 - COPYRIGHT: (C)1995,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-253996

(43)公開日 平成7年(1995)10月3日

(51) Int.Cl.⁶

識別記号

庁内整理番号 FI

技術表示箇所

G06F 17/40

3/05 3 0 1 A

G06F 15/74

310 C

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21)出願番号

(22)出顧日

特願平6-43499

平成6年(1994)3月15日

(71)出願人 000006507

横河電機株式会社

東京都武蔵野市中町2丁目9番32号

(72)発明者 森 定男

東京都武蔵野市中町2丁目9番32号 横河

電機株式会社内

(72)発明者 村田 明子

東京都武蔵野市中町2丁目9番32号 横河

電機株式会社内

(74)代理人 弁理士 小沢 信助


(54) 【発明の名称】 データ収集装置

(57)【要約】

(修正有)

【目的】1 台の装置でメインCPUのスキャン周期による周波数帯域の制限を受けることなく比較的高速成分を有する信号をも測定できるデータ収集装置を実現することにある。

【構成】複数チャンネルのアナログ入力信号をスキャナを介して選択的にA/D変換器に取り込みデジタル信号に変換する少なくとも1つのスキャナブロック1と、特定のアナログ入力信号を連続的にデジタル信号に変換する少なくとも1つのA/D変換ブロック10とを具備し、これらスキャナブロック1およびA/D変換ブロック10から周期的に測定データを取り込むように構成されたことを特徴とするもの。



【特許請求の範囲】

【請求項1】複数チャンネルのアナログ入力信号をスキャナを介して選択的にA/D変換器に取り込みデジタル信号に変換する少なくとも1つのスキャナブロックと、特定のアナログ入力信号を連続的にデジタル信号に変換する少なくとも1つのA/D変換ブロックとを具備し、これらスキャナブロックおよびA/D変換ブロックから周期的に測定データを取り込むように構成されたことを特徴とするデータ収集装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデータ収集装置に関し、 詳しくは、直流的な多点の測定データとともに比較的高 速の波形に関する測定データをも取り込めるようにした 装置の改良に関するものである。

[0002]

【従来の技術】図3は従来のデータ収集装置の一例を示すプロック図であり、1プロック当たり10チャンネルのアナログ入力信号をスキャンしながら選択的にA/D変換器に入力してデジタル信号に変換する6系統の同一構成のスキャンプロックがバスを介してメインCPUに接続されている例を示している。

【0003】図において、1はスキャナブロックであり、10チャンネルのアナログ入力信号が入力されるスキャナ2と、スキャナ2から選択的に出力されるアナログ入力信号をデジタル信号に変換するA/D変換器3が設けられている。4はメインCPUであり、同一構成の6系統のスキャナブロック1がバス5を介して接続されている。

【0004】このような構成において、各スキャナブロック#1~#6はメインCPU4の制御信号に従って同時に起動され、各スキャナブロック#1~#6のスキャナ2が同時に切り換えられた後に各A/D変換器3はそれぞれのスキャナ2から出力されるアナログ入力信号をデジタル信号に変換し、メインCPU4は各スキャナブロック#1~#6のA/D変換器3の出力データを順次取り込む。

【0005】図4は図3の動作を説明するタイミングチャートである。(A)は第1のスキャナブロック#1の動作の遷移状態を示し、(B)は第2のスキャナブロック#2の動作の遷移状態を示し、(C)は第6のスキャナブロック#6の動作の遷移状態を示している。(D)はメインCPU4から各スキャナブロック#1~#6に共通に加えられる制御信号出力のタイミングを示し、

(E) は各スキャナプロック#1~#6の出力データを メインCPU4に取り込むタイミングを示している。 (F) は(E) の要部の拡大図である。

【0006】時刻 t_1 でメインCPU4から各スキャナプロック# $1\sim$ #6にそれぞれの1番目のチャンネル (CH1, CH11, …, CH51) を指定する制御信

号が加えられることにより、各スキャナプロック1のス キャナ2はそれぞれの1番目のチャンネル (CH1, C H11, …, CH51) を選択するように切り換えられ る。各A/D変換器3はスキャナ2が切り換えられて安 05 定するのに十分な時間が経過した時点で起動され、各ス キャナ2から出力されるアナログ入力信号をデジタル信 号に変換する。そして、メインCPU4は各スキャナブ ロック1のA/D変換器3の変換動作が完了するのに十 分な時間が経過した時点で、各A/D変換器3の出力デ 10 一夕を順次取り込む。メインCPU4から各スキャナブ ロック#1~#6に制御信号を加えて測定チャンネルを 切り換えるスキャン周期は例えば80ms程度に設定さ れていて、A/D変換器3としては例えば積分形のよう な比較的低速度のものが用いられる。各スキャナブロッ 15 ク#1~#6のA/D変換器3の出力データのメインC PU4への取り込みは、(F)に示すようにA/D変換 器3の変換動作の所要時間に比べてきわめて短時間(数 $ns \sim 数 \mu s$) の間に順次行われる。

【0007】このようにして時刻 t₁₀でメインCPU4 20 から各スキャナプロック#1~#6にそれぞれの10番目のチャンネル(CH10, CH20, …, CH60) を指定する制御信号が加えて各A/D変換器3の出力データを順次取り込むことにより、メインCPU4には60チャンネル分の測定データが取り込まれることになって、温度や圧力などの直流的なアナログ入力信号の多点測定に広く用いられている。

【0008】ところで、実際の測定にあたっては、直流的な信号の測定と同時に回転数や振動の振幅などの比較的高速成分を有する信号も測定したいことがある。

30 [0009]

【発明が解決しようとする課題】しかし、このような従来の構成によれば、測定可能な信号の周波数帯域はメインCPU4のスキャン周期で制限されることになり、比較的高速成分を有する信号を測定できないという問題がある。すなわち、直流的な信号と比較的高速成分を有する信号のように周波数帯域の異なる複数種類のアナログ入力信号の測定にあたっては、それぞれの測定周波数帯域に適した複数の測定器を用意しなければならず、測定結果についても同時性を求めるためには各測定器における測定時間を照合しなければならないなど、処理にも相当の工数が必要になる。

【0010】本発明は、このような従来の問題点を解決するものであって、その目的は、1台の装置でメインCPUのスキャン周期による周波数帯域の制限を受けることなく比較的高速成分を有する信号をも測定できるデータ収集装置を実現することにある。

[0011]

【課題を解決するための手段】本発明のデータ収集装置は、複数チャンネルのアナログ入力信号をスキャナを介 50 して選択的にA/D変換器に取り込みデジタル信号に変 換する少なくとも1つのスキャナブロックと、特定のアナログ入力信号を連続的にデジタル信号に変換する少なくとも1つのA/D変換ブロックとを具備し、これらスキャナブロックおよびA/D変換プロックから周期的に測定データを取り込むように構成されたことを特徴とする。

[0012]

【作用】メインCPUは、一定の周期でスキャナブロックおよびA/D変換プロックから出力データを取り込むようにスキャナブロックおよびA/D変換プロックを制御する。各スキャナブロックは、従来と同様に、メインCPUのスキャン周期に同期したタイミングで選択的にアナログ入力信号をデジタル信号に変換する。

【0013】一方、A/D変換プロックは、各スキャナプロックが全チャンネルをスキャンするのに必要な時間の大半にわたって連続的にアナログ入力信号をデジタル信号に変換し、それらのデジタル信号をA/D変換プロック内部のメモリに逐次格納する。そして、これらスキャナプロックの出力データおよびA/D変換プロックの内部メモリに格納された出力データは、メインCPUから加えられる制御信号のタイミングに従って順次メインCPUに取り込まれる。

【0014】これにより、A/D変換プロックはメイン CPUのスキャン周期による周波数帯域の制限を受ける ことなく比較的高速成分を有する信号を測定でき、装置 全体としては従来のようなメインCPUのスキャン周期 による周波数帯域の制限を受けることなく比較的高速成 分を有する信号をも測定できる多点のデータ収集装置を 実現できる。

[0015]

【実施例】以下、図面を用いて本発明の実施例を説明す る。図1は本発明の一実施例を示すブロック図であり、 図3と共通する部分には同一の符号を付けている。図1 と図3の異なる点は、図3の第1のプロック#1として スキャナプロックの代わりにA/D変換プロック10を 接続していることである。A/D変換プロック10は、 サンプリングクロック周波数が例えば100kHz程度 の比較的高速のA/D変換器11と、このA/D変換器 11の出力データを格納するメモリ12と、このメモリ 12に格納された出力データに基づいて実効値、最大 値、最小値、平均値、P-P値、立ち上がり時間、立ち 下がり時間、周波数、デューティ時間などを演算すると ともにA/D変換器11およびメモリ12の動作を制御 するサブCPU13とで構成されている。このように構 成されるA/D変換プロック10には、前述のような回 転数や振動の振幅などの比較的高速成分を有する信号を 入力する。なお、他のプロック#2~#6としては図3 と同様にスキャナブロックが接続されているものとす る。

【0016】このような構成において、各プロック#1

~#6はメインCPU4の制御信号に従って同時に起動される。起動に応じて、プロック#1のA/D変換プロック10はA/D変換出カデータの収集と収集したデータに基づく所定の演算を開始し、各プロック#2~#605のスキャナブロックは従来と同様に各スキャナ2の同時切換およびスキャナ2の出力に対するA/D変換を行う。そして、メインCPU4は、A/D変換プロック10の演算結果と各スキャナプロックのA/D変換器3の出力データを順次取り込む。

10 【0017】図2は図1の動作を説明するタイミングチャートである。(A)は第1のプロック#1として用いるA/D変換プロック10の動作の遷移状態を示し、

(B) は第2のブロック#2として用いるスキャナブロックの動作の遷移状態を示し、(C) は第6のブロック 15 #6として用いるスキャナブロックの動作の遷移状態を示している。(D) はメインCPU4から各ブロック#1~#6に共通に加えられる制御信号の出力タイミングを示し、(E) は各ブロック#1~#6の出力データをメインCPU4に取り込むタイミングを示している。

20 (F)は(E)の要部の拡大図である。なお、スキャナプロックの動作は従来と全く同様なので、A/D変換プロック10の動作を重点にして説明する。

【0018】時刻 t でメインCPU4から各プロック #1~#6に起動指示信号としてそれぞれの1番目のチャンネル(CH1, CH11, …, CH51)を指定する制御信号が加えられる。プロック#1のサブCPU13は1番目のチャンネルを指定する制御信号を識別して A/D変換器11を起動し、その出力データを逐次メモリ12に格納する。このA/D出力データの収集期間

30 は、演算に必要な時間を含めて、各スキャナブロックが 10チャンネルをスキャンして測定するのに要する時間 (本実施例では1秒) 内に収まるように適切に設定する。すなわち、サブCPU13は、A/D変換器11の 起動にあたっては1番目のチャンネルを指定する制御信号は 無視する。毎回の演算結果は一旦メモリ12に格納しておき、次の測定周期におけるA/D出力データの収集動作と並行して各スキャナブロックのチャンネルを指定する制御信号に応答する時間関係(t₁~t₁₀)で、

40 (E), (F)に示すように各スキャナブロックの選択されたチャンネルの測定データと同様の位置づけで1個ずつメインCPU4に取り込まれる。本実施例の場合には、各スキャナブロックは10チャンネルをスキャンすることからA/D変換ブロック10は最大10個の演算

50 0個と、CH11~CH60までの50チャンネルの各

1個ずつの最大50個の測定データになる。

【0019】このように構成することにより、メインCPUは各プロックがA/D変換プロックであるかスキャナプロックであるかを識別する必要はなく、従来と同様な温度や圧力などの直流的なアナログ入力信号の多点測定とほぼ同時に回転数や振動の振幅などの比較的高速成分を有するアナログ入力信号についても測定が可能になる。そして、これらの測定結果を例えば多点記録計の入力とすることにより、直流的なアナログ入力信号の測定結果と比較的高速成分を有するアナログ入力信号の測定結果とと共通の記録紙上にほぼ等しい時間軸に従って記録でき、従来のような異なる測定器間の測定データを時間に基づいて照合するような作業は不要になり、測定データの解析を効率よく迅速に行える。

【0020】なお、上記実施例ではA/D変換プロックが1プロックに1個の例を説明したが、1プロックに複数個設けて複数系統の高速成分を有するアナログ入力信号を同時に測定できるようにしてもよい。これによれば、ゲインや位相差などの複数チャンネル間の各種の相関パラメータも演算出力できるので、装置の用途がさらに拡大できる。

【0021】また、上記実施例ではA/D変換ブロックは1ブロックになっているが、2ブロック以上であってもよい。スキャナブロックも5個に限るものではなく、システムに応じて増減すればよい。また、A/D変換ブロックの例としてサブCPUを設けているが、メインCPUに余力がある場合にはサブCPUの機能もメインCPUに持たせることが可能であり、A/D変換ブロック

の構成を簡単にできる。ただし、この場合にはメインCPUはA/D変換プロックから生の測定データを読み込んで各種の演算を行うことになるので、メインCPUのプログラムをそれらの手順に応じたものに手直しする必05要はある。

[0022]

【発明の効果】以上説明したように、本発明によれば、 1台の装置でメインCPUのスキャン周期による周波数 帯域の制限を受けることなく比較的高速成分を有する信 10 号をも測定できる操作性の優れたデータ収集装置を実現 できる。

【図面の簡単な説明】

【図1】本発明の一実施例を示すプロック図である。

【図2】図1の動作を説明するタイミングチャートであ 15 る。


【図3】従来の装置の一例を示すブロック図である。

【図4】図3の動作を説明するタイミングチャートである。


【符号の説明】

- 20 1 スキャナブロック
 - 2 スキャナ
 - 3 A/D変換器(低速)
 - 4 メインCPU
 - 5 バス
- 25 10 A/D変換ブロック
 - 11 A/D変換器(高速)
 - 12 メモリ
 - 13 サブCPU


[図1]



【図3】







【図4】

